これは基本情報技術者試験の予想問題です。予備校の予想問題として講師に作ってもらいました。 基本情報技術者試験に合格…

Question

これは基本情報技術者試験の予想問題です。予備校の予想問題として講師に作ってもらいました。

基本情報技術者試験に合格した方だけが解説してください。
あなたの試験合格年月を必ず教えて下さい。回答と解説をお願いします。

通常CPUで行われる処理は、
①メモリから命令を読み込む
②命令解読
③対象データ（オペランド）読み出し
④命令実行
という手順で行われるという認識です。

CISCは一つの命令で複雑な処理を実現するアーキテクチャ、RISCは単純な命令で高速な処理を実現するアーキテクチャとありました。

CPUの処理手順をみると、もともとメモリ内に格納されたプログラム（命令）を呼び出し、その命令を解読して実行していますが、この場合、CISCとRISCで実行する命令も同じなのでは？と思いました。
（CPUが読み込む前からプログラム内で実行する命令が既に決まっているので。）

CISCとRISCの違いをおしえてください

Answer 1

＞あなたの試験合格年月を必ず

→
必要性ありますか？
情報処理試験(Ⅰ種／Ⅱ種／特種)の時代。とだけ申し上げときます。

＞通常CPUで行われる処理は、
＞①メモリから命令を読み込む                    Fetch
＞②命令解読                                           Decode
＞③対象データ（オペランド）読み出し        Read
＞④命令実行                                           Execute

→
そうですね

＞CISCとRISCの違い

→
CISC:
例えば、
x86_64では、命令長(1(nop)～7(?))byteの異なる命令セットがありFetchだけでもサイクル数に差異があると思います
命令長差異がそのままFetch以降の処理(②～④)にも差異が出ると思います。

※
即値命令なんかでは、命令コードの中に値を含むコードもありその場合Read処理は存在しない。

RISC:
命令長を固定にして、パイプラインという概念を採用

   パイプラインを実現するには[Fetch]と[Read]のコリジョンを解決する必要があり、RISCにおいてはハーバードアーキテクチャで構成される。
但し、特種命令(記憶ではJump命令が該当し)ではパイプラインが破棄される

ハーバードアーキテクチャのCPU(DSP)とは、内部データバスが
Fetch(Program data bus)用 と Read(Data data bus)用とで
独立しているCPU(及びDSP)です。(メモリ空間自体も独立してたかと)

必要無いかとも思いましたが添付図